위키원
"SD램"의 두 판 사이의 차이
(새 문서: '''SD램'''(SDRAM, Synchronous ynamic Random Access Memory, 에스디 램)은 DRAM의 발전된 형태이다. 보통 DRAM 과는 달리 제어 장치 입력을 클록펄스(Clock...) |
(차이 없음)
|
2024년 9월 23일 (월) 11:29 판
SD램(SDRAM, Synchronous ynamic Random Access Memory, 에스디 램)은 DRAM의 발전된 형태이다. 보통 DRAM 과는 달리 제어 장치 입력을 클록펄스(Clock Pulse)와 동시에 일어나도록 하는 동기식 DRAM이다.
DDR SDRAM의 보급으로 SDR SDRAM이라는 관례적인 명칭이 주어졌다. SDR은 Single Data Rate의 약자이다. 이 의미는 기존의 SDRAM 이 각 클록펄스가 상승 또는 하강하는 시점에서 한 번만 정보를 전송하는 것에서 나온 명칭이다.
목차
SDR SDRAM
SDRAM 제어 신호
- CKE(Clock Enable). Low 신호가 들어오면, 칩은 클럭이 멈춘 것처럼 동작한다.
- /CS(Chip Select). High 신호가 들어오면, 칩은 다른 모든 입력(CKE 제외)을 무시하며 NOP 명령을 수신한 것처럼 동작한다.
- DQM(Data Mask). High 신호가 들어오면, 이러한 신호들은 데이터 입출력을 억제한다.
명령 신호
- /RAS (Row Address Strobe): 이름과 달리 실제로는 스트로브(strobe)가 아닌 단순한 명령 비트이다. /CAS, /WE와 더불어 8개 명령 중 하나를 선택한다.
- /CAS (Column Address Strobe): 이름과 달리 실제로는 스트로브가 아닌 단순한 명령 비트이다. /RAS, /WE와 더불어 8개 명령 중 하나를 선택한다.
- /WE (Write enable): /RAS, /CAS와 더불어 8개 명령 중 하나를 선택한다.
뱅크 셀렉션 (BAn)
SDRAM 장치는 내부적으로 2개나 4개 또는 8개의 독립된 내부 데이터 뱅크로 나뉜다.
어드레싱 (A10/An)
수많은 명령들은 주소 입력 핀에 존재하는 주소를 사용한다. 주소를 사용하지 않거나 컬럼 주소가 존재하는 일부 명령들도 A10을 사용하여 종류를 선택한다.
명령
| /CS | /RAS | /CAS | /WE | BAn | A10 | An |
|---|---|---|---|---|---|---|
| H | x | x | x | x | x | x |
| L | H | H | H | x | x | x |
| L | H | H | L | x | x | x |
| L | H | L | H | bank | L | column |
| L | H | L | H | bank | H | column |
| L | H | L | L | bank | L | column |
| L | H | L | L | bank | H | column |
| L | L | H | H | bank | row | |
| L | L | H | L | bank | L | x |
| L | L | H | L | x | H | x |
| L | L | L | H | x | x | x |
| L | L | L | L | 0 0 | mode | |
SDRAM의 세대
SDR SDRAM
싱글 데이터 레이트 SDRAM(SDR SDRAM, Single Data Rate SDRAM)은 클럭 사이클 한 개 당 한 개의 커맨드(command)를 받거나 한 워드(word) 만큼의 데이터(data)를 주고받을 수 있는 SDRAM을 말한다. 전형적인 클럭 주파수는 100 및 133 MHz였다. 데이터 버스 사이즈는 4 비트, 8 비트, 16 비트 등으로 다양하였는데, 단 일반적으로 SDR SDRAM 칩들은 64 (non-ECC) 혹은 72 (ECC) 비트를 한 번에 읽을 수 있는 168 핀 DIMM 형태로 조립되었다.
DDR SDRAM
DDR SDRAM(Double data rate synchronous dynamic random access memory)은 컴퓨터에 쓰이는 메모리 집적 회로 계열이다. 클럭 주파수를 높이지 않고도 SDR SDRAM에 비해 대역폭이 거의 두 배나 늘어났다.
JEDEC는 DDR SDRAM의 속도에 대한 표준을 두 가지로 지정하였다. 첫 규격은 메모리 칩에 대한 것이고, 두 번째 규격은 메모리 모듈에 대한 것이다. DDR-SDRAM이 더 나중에 나온 DDR2 SDRAM에 압도당하면서 더 오래된 버전은 DDR1-SDRAM으로 일컫게 되었다.
DDR2 SDRAM
전자 공학에서 DDR2 SDRAM은 컴퓨터와 다른 디지털 회로 장치에서 데이터를 빠르게 처리하는 데 쓰이는 램 기술이다. 수많은 디램 가운데 하나인 SDRAM계 기술의 일부이며, 이전 기술인 DDR SDRAM에 이어 눈에 띄게 개선되었다.
주된 이점은 외부 데이터 버스를 DDR SDRAM의 두 배 만큼 빠르게 동작한다는 것이다. 이러한 이점은 개선된 버스 시그널링을 통해 수행된다. DDR2 메모리는 DDR 메모리와 같은 클럭을 가졌으므로 같은 대역을 제공하지만 레이턴시가 꽤 높기 때문에 성능이 떨어질 수 있다.
DDR3 SDRAM
전자 공학에서 DDR3 SDRAM은 컴퓨터와 다른 디지털 회로 장치에서 데이터를 빠르게 처리하는 데 쓰이는 램 기술이다. 디램 가운데 하나인 SDRAM계 기술의 일부이며, 이전 기술인 DDR2 SDRAM 제품보다 동작속도, 전력소모 등이 뛰어나다. 삼성전자가 2005년 업계최초로 개발하였다.
DDR3의 주된 이점은 입출력 버스를 메모리 셀의 속도보다 4배나 빠르게 동작할 수 있다는 점이며, 이로써 이전의 메모리 기술보다 더 빠른 버스 속도를 구현할 수 있다. 다만 더 빠른 버스 속도와 스루풋은 레이턴시를 늘리는 결과를 낳아 전반적인 속도가 떨어질 수 있다. 또한, DDR3은 512 메가비트부터 8 기가비트까지의 칩 용량을 표준으로 지정해 놓고 있다. 따라서 최대 16 기가바이트의 메모리 모듈을 사용할 수 있다.
DDR4 SDRAM
컴퓨팅 분야에서 DDR4 SDRAM은 2배속 SDRAM의 일종으로, 2014년에 출시되었다. 'DDR4 SDRAM'은 'double data rate 4th generation synchronous dynamic random-access memory'(4세대 2배속 동기 동적 랜덤 접근 기억장치)를 줄인 말이다.
1970년대 초 이후로 사용되어 온 DRAM들 중 가장 최근의 변종이 되며, DDR2 SDRAM과 DDR3 SDRAM 기술의 뒤를 이었다. DDR4 SDRAM은 서로 다른 신호 전압, 물리적 인터페이스, 기타 요인으로 인해 이전 세대의 RAM과는 호환되지 않는다.
DDR4 SDRAM은 2015년 2/4분기에 ECC 메모리에 주력하여 시장에 공개되었고, 비 ECC 메모리 모듈은 DDR4 메모리를 사용하는 하스웰-E의 출시와 함께 2014년 3/4분기에 출시되었다.
참고자료
- "SDRAM", 《위키백과》
- "DDR SDRAM", 《위키백과》
- "DDR2 SDRAM", 《위키백과》
- "DDR3 SDRAM", 《위키백과》
- "DDR4 SDRAM", 《위키백과》
같이 보기
