위키원
디램
DRAM(Dynamic random access memory, 디램)이란 저장된 정보가 시간에 따라 소멸되기 때문에 주기적으로 재생시켜야 하는 특징을 가지고 있는 메모리를 뜻한다.
목차
개요
램(RAM)의 한 종류로 저장된 데이터가 시간과 전원의 끊김에 따라 소멸된다. 정보를 구성하는 개개의 비트를 각기 분리된 축전기(Capacitor)에 저장하고, 각각의 축전기가 담고 있는 전자의 수에 따라 비트의 1과 0을 나타내지만, 축전기에서 누설전류가 발생함에 따라 기억된 정보를 잃게 된다. 이를 방지하기 위해서 기억 장치의 내용을 주기적으로 저장해야 하기 때문에 동적(Dynamic) 램이라고 부르기도 한다. 전기 공급이 끊기면 정보가 지워지는 메모리기 때문에 휘발성 메모리에 해당한다.[1] SRAM에 비해 속도가 느리고, SRAM은 비휘발성메모리임에도 불구하고, 가격이 저렴하고 구조가 단순하기 때문에 일반적으로 RAM이라고 이야기 할 때는 대부분 DRAM을 의미한다. 낮은 단가와 높은 집적도를 통해 시간이 지날수록 칩이 소형화되어, 기업의 입장에서는 DRAM을 쉽게 포기할 수 없어, 스마트폰, 태블릿, 노트북 등 대부분의 전자기기에서 사용되고 있다. [2] DRAM의 성능을 높이기 위해서는 축전기의 방전 즉, 누설전류가 발생하는 것을 막아야 한다. 축전기의 특성에 따라 유전율이 높을수록, 두께가 얇을수록, 면적이 넓을수록 좋아진다. 따라서 High-k 물질을 사용하고, 3D 구조로 만들어 면적을 증가 시킨 뒤, 완성된 DRAM을 수직 방향으로 적층하여 TSV(Through via sillicon)로 DRAM의 성능을 향상시킬 수 있다.[3]
구조
DRAM은 정보를 저장하는 방인 셀을 가지고 있는데, 1셀은 1개의 트랜지스터(transistor)와 1개의 축전기(capacitor)로 구성되어 있다. 트랜지스터 위에 축전기가 수직으로 세워져 있는 상태로, 축전기에 전하를 저장하여 전자의 유무에 따라 데이터를 저장한다. 낸드 플래시(NAND flash)가 셀을 수직으로 세워서 집적도를 높인 것과 달리 DRAM은 수직으로 세울 수 없기 때문에, 선폭을 작게 하여 직접도를 높이는 방법뿐이다. DRAM의 직접도를 높이기 위해 미세선폭을 사용하게 되고, 이에 따라 많은 메모리 공정 및 작동 이슈가 생긴다. 축전기에 누설 전류가 발생하면서, 데이터 저장에 차질이 생기게 되고, 이를 해결하기 위해 축전기의 전기 용량(capacitance)을 높이려는 시도를 하고 있다. 여기서 나온 공식이 바로 ‘C = EA/d’라는 공식으로 A(면적)를 넓게 해주고, d(거리)를 줄여주면 C가 늘어나게 되는데, 어느 순간부터 전자 터널링과 같은 문제가 발생하여 d를 줄일 수 없게 되어, A를 늘리는 방법 밖에 남지 않았다. 이렇게 만들어 진 것이 현재의 DRAM 구조로, 면적을 넓히기 위해, 평면구조가 아닌 것을 알 수 있다.[4]
속도
DRAM의 속도는 중앙 처리 장치(CPU)의 속도에 비해 떨어진다. DRAM의 속도는 접근 시간과 대기 시간에 의해서 결정되고, 접근시간으로 표시한다. Access Time은 입출력 명령을 받은 이후 얼마나 빠른 시간 내에 작업을 수행하는지를 말한다. 대기 시간은 0에 수렴할수록 DRAM의 전송 상태가 최적화 되어있다는 것을 나타낸다. DRAM은 크게 접근 시간, 순환 시간, 재충전 시간 세 단계로 동작한다. 램의 속도가 느려 중앙 처리 장치가 한 동안 기다려야 하는 경우가 발생하는데, 이 상태를 대기상태 라고 한다. 대기상태가 없다는 것은 메모리의 동작이 최적화 되어있다는 것을 뜻하는데, 이 상태를 제로웨이트 상태라고 한다. DRAM의 속도를 향상시키기 위해서는 페이지모드 기법을 사용할 수 있다. 페이지모드 기법은 페이지모드를 사용한다는 뜻으로, DRAM에서 페이지는 자료를 전송할 때 시간 간격을 두지 않고, 자료의 행과 열을 맞추어 자료를 읽고 쓰는 구조를 말한다. 따라서 DRAM에서 페이지모드 기법이란 한 글자씩 읽는 것이 아니라, 자료의 행과 열을 맞춘 뒤 한 페이지씩 읽고 쓰는 기술을 사용한다는 것이다.[5]
동작 원리
쓰기
DRAM에서 데이터를 쓰는 방법은 다음과 같다. 먼저 워드 라인(word line)에 high 신호를 인가하여 해당 셀의 트랜지스터를 ‘ON’ 상태로 만들어준 후, 비트 라인(bit line)에 쓰려고 하는 data 전압 값인 VDD 또는 0을 인가시켜준다. 조금 더 쉽게 말하면 비트 라인에 1 또는 0 값을 인가시키는 것을 의미한다. 만약 축전기에 전하가 쌓이면 데이터는 1이고, 축전기에 전하가 쌓이지 않았다면 데이터가 0이다. 이 상태를 저장하면 데이터가 DRAM에 저장되는 것이다. 워드 라인에 게이트 역할을 하는 것이기 때문에 low 신호가 입력될 경우, 트랜지스터나 축전기에 신호가 전달될 수 없다.
읽기
DRAM에서 데이터를 읽는 방법은 쓰기 보다는 조금 더 복잡하고 어렵다. 시작은 쓰기와 마찬가지로 읽고자 하는 셀의 트랜지스터를 ‘ON’으로 만들기 위해, 워드 라인에서 high 신호를 인가시켜 준 뒤, 비트 라인에는 VDD/2를 인가시켜준다. 만약 DRAM의 데이터가 1 즉, 축전기에 VDD가 있는 상태라면 축전기에 있는 전하들이 비트 라인쪽으로 서서히 이동하면서 결국 VDD/2는 약간 증가하게 될 것이다. 이와 반대로, 축전기에 있는 데이터가 0이라면, 전하들이 축전기 쪽으로 이동하여 VDD/2는 약간 감소하게 될 것이다. 이렇게 발생한 비트 라인의 전위차를 감지 증폭기(sense amplifier)에서 비교하여 값을 증폭시키고, 해당 데이터가 0인지 1인지를 판단하여 읽어 들이게 된다.[2]
재충전
디램은 휘발성 메모리이기 때문에 주기적으로 재충전(refresh)을 해주어야 한다. 셀에 저장된 데이터를 잃어버리지 않을 정도의 시간을 Retention Time이라고 하고, 재충전하는 주기를 재충전 시간(Refresh Time, Tref)이라고 한다. 재충전 시간은 특정 셀을 재충전 한 후, 동일한 셀을 재충전 할 때까지 걸리는 시간 즉, 재충전 주기로, low or word line base로 동작하기 때문에 한 열을 동작 시킨 후, 그 열을 다시 동작시킬 때까지의 시간으로 이야기 할 수도 있다. 재충전 시간은 Retention time 보다 반드시 작아야 한다. 재충전 주기(Refresh Cycle, Refresh Cycle Time)는 메모리의 전체 셀들을 완전히 재충전하기 위해 필요한 주기를 의미한다. 읽거나 쓰지 않을 때, 재충전 시간 안에 모든 셀들이 한 번씩 재충전하기 위해서 재충전 시간 안에 모든 워드 라인이 동작해야한다. 총 n개의 워드 라인이 있다고 가정하면, 재충전 주기는 ‘재충전 시간/n’이 된다. 따라서 재충전 주기는 재충전 시간과 몇 개의 열을 가질 것인지 DRAM의 구조에 따라 결정된다.[6]
종류
FPM DRAM
FPM DRAM(Fast Page Mode DRAM)은 오늘날 사용하는 대부분의 컴퓨터에서 사용하고 있다. 처음 설계된 DRAM의 형태를 물려받아, 기존 DRAM을 개선한 형태의 메모리다. 같은 열이나 페이지 당 기존 DRAM보다 데이터 접속 속도를 더 빠르게 해주고, 요청한 데이터를 이전 데이터가 위치한 같은 열에서 읽어올 경우, 데이터의 위치를 반복해서 나타내지 않고 그 데이터의 행 위치만을 읽어와 전체적인 메모리 처리 속도를 빠르게 해준다. 외부에서 제어신호가 들어간 뒤에 내용을 출력하고, 제어신호가 끝나면 출력을 중지한다.
EDO DRAM
EDO DRAM(Extended Data Out DRAM)은 FPM DRAM과 거의 같은 형태로, 연속적인 메모리 접속 속도를 빠르게 하기 위해 약간의 변형을 가한 것이다. 타이퍼 페이지 모드(Typer Page Mode)라고 부르기도 한다. 출력 핀에 래치를 달아서 제어 신호가 끝난 후에도 다음 제어 신호가 올 때까지 데이터를 계속 출력하도록 한 메모리이다. 다음 데이터를 읽는 동안, 다음 동작을 할 수 있는 상태가 되기 때문에, 서로 데이터를 주고받는 데 필요한 시간을 대폭 줄여 속도를 높였다. 조작이 쉬워, 짧은 기간 안에 널리 인정받게 되었다. EDO DRAM을 지원하지 않는 컴퓨터 시스템에서도 EDO 메모리가 작동을 하기는 하지만 성능 면에서 별 차이가 없을 것이다. 현재 FPM DRAM과 EDO DRAM이 컴퓨터 주기억장치의 대부분을 차지하고 있다.[7]
SDRAM
SDRAM은(Synchronous DRAM) 메모리 안의 셀, 입출력 버퍼, 메모리 컨트롤러가 동기화되어 있는 구조의 DRAM으로, 동작 속도, 입출력 버퍼의 속도가 동일하고, 1 클럭 당 1개의 데이터를 쓰거나 읽는다. DDR SDRAM(double SDRAM)과 SDR SDRAM(Single Data Rate SDRAM)으로 나뉜다. SDR SDRAM은 각 클럭펄스가 상승 또는 하강 하는 시점에서 한 번만 정보를 전송한다는 점으로부터 붙여진 것으로, DDR SDRAM의 등장으로 관례적으로 붙여진 명칭이다. 오래된 기술이지만, 베이스가 되는 기술이기 때문에, 임베디드 시장에서는 아직도 사용되는 것으로 보인다. DDR SDRAM이 등장하면서 대부분 단종 되었다. 모듈 당 집적률이 높지 않아 고용량의 램을 만들 때 양면에 모듈을 집적시킨 양면 램을 사용했었고, 종종 단면 램과의 충돌로 수많은 유저들에게 불편을 끼쳤다. DDR SDRAM은 버전 1,2,3이 있기 때문에 일반적으로 DDR SDRAM이라 함은 DDR1 SDRAM을 말한다. DDR SDRAM1은 클럭의 상승 단에서만 출력이 나왔던 SDR SDRAM세 하강 단에서도 출력할 수 있도록 하여 출력을 2배로 올린 것이다. 기본적인 구조는 SDR SDRAM과 동일하기 때문에 비슷한 가격을 유지하면서도, 속도를 2배로 올려 펜티엄 4의 FSB와 동기화를 이루고, 듀얼 채널을 지원하였다. DDR2 SDRAM이 등장하면서 단종 되었다. DDR2 SDRAM과 DDR3 SDRAM은 각각 클럭 속도를 2배로 상승시킨 것이다. DDR SDRAM이 클럭의 출력을 2배로 상승시킨 것에 더하여, 하나의 클럭 비트 안에 2개의 비트를 실어 보내도록 한 것으로, DDR SDRAM 속도의 2배까지 끌어올렸다. 멀티레벨의 개념으로 들어가기 때문에 컨트롤러가 정교해야 하고, 컨트롤 과정에서 지연이 발생해 램 타이밍이 느려지게 된다. 중앙 처리 장치의 속도가 지속적으로 빨라지기 때문에, 그 속도를 따라잡기 위해 접근 속도를 늘리고, 클럭 속도를 줄이는 방향을 선택한 것이다. DDR3 SDRAM은 DDR2 SDRAM의 클럭 비트를 다시 2개로 쪼개서 보내는 것으로, 접근 속도는 더 느려지지만, 클럭 속도가 DDR2 SDRAM의 2배까지 빨라진다.
RDRAM
RDRAM(Rambus DRAM)은 램버스사에서 개발하였다고 해서, 램버스 DRAM으로 이름 붙여졌다. 주로 프로젝터나 게임기와 같은 고속의 속도를 요구하는 시스템에서 사용되었고, 실질적으로 시장에 나타난 것은 펜티엄 4가 등장하면서 부터다. 펜티엄 4는 펜티엄 3에 비해 FSB를 비약적으로 상승시켜 기존의 SDR SDRAM으로는 CPU와 클럭 동기화가 불가능하였다. 따라서 고속의 메모리인 RDRAM을 표준으로 선택하게 되었다. SDR SDRAM과의 가장 큰 차이는 듀얼 채널을 지원한다는 점으로, DRAM의 속도가 중앙 처리 장치보다 느릴 수밖에 없다는 단점을 극복하기 위해 개발되었다. 중앙 처리 장치와의 버스를 두 배로 늘려, DRAM의 속도가 두 배로 늘어난 것처럼 동작하도록 구현되었다. 그런데, 듀얼 채널을 구현하기 위해서는 반드시 짝수 개의 램이 필요해, 더미 램이라는 RDRAM과 똑같이 생긴 플라스틱 램을 사용하기도 했다. 기존에 사용하던 램에 비하여 장점이 많았지만, SDR SDRAM의 2배에 달하는 가격으로 인해, DDR SDRA의 등장으로 시장에서 물러나게 된다.[8]
듀얼 인라인 메모리 모듈
듀얼 인라인 메모리 모듈(Dual In-line Memory Module, DIMM)이란 여러 개의 DRAM 칩을 회로 기판 위에 탑재한 메모리 모듈 또는 핀 배치나 전기적 특성을 규정한 듀얼 인라인 메모리 모듈 규격을 가리킨다. 듀얼 인라인 메모리 모듈 규격은 JEDEC(Joint Electron Device Engineering Council)으로 표준화 되어있고, 탑재되는 SDRAM 칩의 종류에 따라 규격이 다양하다. 기본적으로 듀얼 인라인 메모리 모듈 인터페이스는 주소, 데이터, 제어 신호로 되어 있어 PC 용은 64 비트 데이터의 듀얼 인라인 메모리 모듈이 사용되고, 신뢰성이 요구되는 서버에서는 오류 정정 부호 8비트를 부가한 72 비트 데이터의 듀얼 인라인 메모리 모듈을 사용한다. 대표적인 듀얼 인라인 메모리 모듈에는 U DIMM, R DIMM, LR DIMM, FB DIMM 등이 있다.
디램리스 SSD
디램리스 SSC(DRAMless SSD)란 DRAM이 없는 SSD(Solid State Drive)를 가리키는 말이다. DRAM은 SSD의 매핑 테이블을 저장하는 데 사용된다. 매핑 테이블은 특정 데이터가 어디에 저장되어 있는지를 나타내는 주소록으로, 컴퓨터가 SSD의 내부 데이터를 읽고 쓰기 위해서는 매핑 테이블을 무조건적으로 불러와야 한다. 디램리스 SSD는 SSD의 일부를 매핑 테이블로 사용한다. 매핑 테이블 자체의 용량은 실제 저장 공간의 1/1000 정도로, 크지는 않지만 데이터를 읽고 쓰기도 바쁜 SSD의 일부를 매핑 테이블로 활용하면 그만큼 성능이 하락할 수밖에 없지만 가격이 매우 저렴하다. 그렇지만 상당수의 디램리스 SSD는 HDD(Hard disk drive)보다도 느리기 때문에 가격만 보고 구입하는 것은 권장하지 않는다. 기본적으로 디램리스 SSD의 성능이 떨어지기는 하지만, 일부 제품들은 DRAM이 없는 대신, 컨트롤러 내부에 소량의 메모리를 넣어 자주 사용하는 데이터는 빨리 접근할 수 있도록 설계되었다. DRAM이 있는 SSD에 성능이 크게 떨어진다는 평을 받는 다른 디램리스 SSD와는 달리, 해당 제품들은 DRAM이 있는 SSD에 비해 저렴하고 가성비가 좋은 SSD로 평가 된다.[9]
문제점
TID
TID(Total Ionising Dose)는 반도체 소자가 방사선에 의해 손상을 입는 효과로 주로 반도체 내의 실리콘(silicon)과 이산화규소(silicon dioxide)의 사이에서, 전자 정공이 형성되어 전하 트래핑(charge trapping)에 의해 발생하는 것이다. 이 현상은 비행기로 DRAM을 운송할 경우 발생하는데, DRAM 공정 과정에 미세공정이 포함되면서, 크기가 작아짐에 따라 이전까지는 아무런 영향을 주지 않았던 방사선이, DRAM에 손상을 주게 되었다. 육상으로 운송할 경우에는 발생하지 않는다. DRAM속 트랜지스터가 손상되어 불량이 되는 현상으로, 전자기 차폐를 활용하여 막을 씌우거나, 열을 가하여 회복하는 방법 등 다양한 방식으로 TID 현상을 극복하기 위한 연구가 진행 중이지만, 비용 문제로 인하여 쉽게 적용할 수 없거나, 열을 가하여 일부를 회복시킬 수는 있지만, 열로 인한 손상도 발생하는 등 현재로서는 TID 현상을 완전히 해결하지 못했다.
Row Hammering
Row Hammering 현상은 셀에서 누설전하가 발생하여, 셀끼리 전기적으로 상호작용을 할 경우, 원래 접근하고자 하는 메모리뿐만 아니라, 주변 행의 메모리 내용까지 바뀌는 현상으로, TLD와 마찬가지로 DRAM의 크기가 작아지면서 발생한 문제다. 크기가 작아져 셀 밀도가 높아진 것에서 비롯된 것으로, 동일한 메모리 행을 여러 번 빠르게 활성화 하는 특수하게 조작된 메모리 접근 패턴에 의해 발생할 수 있다. DRAM에서 발생할 경우, 정보를 읽고 쓰기 위한 게이트 역할을 하는 워드 라인이 자주 열고 닫히면서 인접한 셀의 데이터가 손상되고 전자가 빠져나가게 된다. Row Hammering 효과를 사용해 일부 권한을 상승 시켜 컴퓨터 보안을 침해하는데 악용하거나, 네트워크 기반 공격 등이 이론적으로 가능한 것으로 보인다. 이에 대응하기 위한 여러 가지 하드웨어 기반 기법들이 있지만, DRAM에서 발생하는 Row Hammering 현상에 대해서는 물리적으로 극복이 불가능한 문제다. DRAM뿐만 아니라, 반도체의 미세화가 진행됨에 따라 점점 심화되는 문제점으로, 이에 대한 해결책을 마련하는 것이 필요한 상황이다.
셀 전기용량 저하
DRAM의 부피가 감소하면서, 각 셀의 전기용량(capacitance)이 저하되는 문제로, 전자를 담을 수 있는 용량까지 함께 작아지면서, 반도체 속 전자가 쉽게 빠져나가 성능 저하에 영향을 주는 것이다. 이에 대응하여 하프튬옥사이드() 물질을 사용하여 전자 손실을 최소화할 수 있는 연구가 진행되고 있는 것으로 알려졌다.[10]
비교
SRAM
NAND Flash
전망
각주
- ↑ 〈동적 램〉, 《위키백과》
- ↑ 2.0 2.1 affix, 〈DRAM구조, 동작원리, 특징 - 메모리반도체〉, 《네이버 블로그》, 2020-05-04
- ↑ 성공하는 그날까지! 성공으로 만들자, 〈DRAM 작동원리!〉, 《티스토리》, 2020-06-08
- ↑ 반도체 바다, 〈DRAM이란? DRAM에 대한 기본 지식!〉, 《티스토리》, 2018-07-04
- ↑ 수리나라, 〈메모리 속도 향상방법〉, 《네이버 블로그》, 2019-03-14
- ↑ beahey, 〈DRAM refresh)〉, 《네이버 블로그》, 2009-12-06
- ↑ 멍〈RAM의 종류와 특징〉, 《네이버 블로그》, 2010-03-21
- ↑ 란애슐리, 〈DRAM의 종류〉, 《네이버 블로그》, 2009-12-09
- ↑ yelobean, 〈디램리스 SSD란? 사도 될까?(DRAMLESS SSD)〉, 《네이버 블로그》, 2019-03-14
- ↑ 강해령 기자, 〈초미세 D램 개발, 세 가지 걸림돌)〉, 《전자신문》, 2019-05-10
참고자료
- 〈동적 램〉, 《위키백과》
- affix, 〈DRAM구조, 동작원리, 특징 - 메모리반도체〉, 《네이버 블로그》, 2020-05-04
- 성공하는 그날까지! 성공으로 만들자, 〈DRAM 작동원리!〉, 《티스토리》, 2020-06-08
- 반도체 바다, 〈DRAM이란? DRAM에 대한 기본 지식!〉, 《티스토리》, 2018-07-04
- 수리나라, 〈메모리 속도 향상방법〉, 《네이버 블로그》, 2019-03-14
- beahey, 〈DRAM refresh)〉, 《네이버 블로그》, 2009-12-06
- 멍〈RAM의 종류와 특징〉, 《네이버 블로그》, 2010-03-21
- 란애슐리, 〈DRAM의 종류〉, 《네이버 블로그》, 2009-12-09
- 치즈가 필요해!!, 〈SRAM,DRAM,Flash memory의 차이점은 뭘까요?)〉, 《티스토리》, 2008-12-20
- yelobean, 〈디램리스 SSD란? 사도 될까?(DRAMLESS SSD)〉, 《네이버 블로그》, 2019-03-14
- 강해령 기자, 〈초미세 D램 개발, 세 가지 걸림돌)〉, 《전자신문》, 2019-05-10
같이 보기
