위키원
GAA
_%ED%8A%B8%EB%9E%9C%EC%A7%80%EC%8A%A4%ED%84%B0,_%EC%99%84%EC%A0%84%EA%B3%B5%ED%95%8D%EC%B8%B5(Fully_Depleted,_%EB%98%90%EB%8A%94_Fin)_%ED%8A%B8%EB%9E%9C%EC%A7%80%EC%8A%A4%ED%84%B0,_GAA(Gate_All_Around)_%ED%8A%B8%EB%9E%9C%EC%A7%80%EC%8A%A4%ED%84%B0(%EC%82%AC%EC%A7%84%3D%EC%82%BC%EC%84%B1%EC%A0%84%EC%9E%90).jpg)
GAA(Gate-All-Around)는 반도체 미세화 한계 극복을 위해 도입한 기술로, 3나노 이하 초미세 회로에 도입될 트랜지스터(전류 흐름을 증폭하거나 스위치하는 역할) 구조다.
트랜지스터는 게이트(gate)에 전압이 가해지면 채널(channel)을 통해 전류를 흘리는데, 게이트와 채널이 4면에서 맞닿는 방식을 'GAA'라고 한다.
GAA를 활용하면 반도체의 누설전류를 줄일 수 있다. 이 기술을 이용하면 중앙처리장치(CPU)와 그래픽처리장치(GPU) 등 프로세서와 HBM을 수직으로 배치해 처리 속도와 데이터 처리 용량을 높일 수 있다.
개요[편집]
GAA는 차세대 트랜지스터 제조 기술이다. 트랜지스터는 반도체 내 전류 흐름을 위해 스위치를 켜고 끄는 역할을 한다. 전류를 매끄럽게 제어하기 위해 트랜지스터 모양은 꾸준히 진화했다. 평면형 트랜지스터부터 현재 범용으로 쓰이고 있는 상어 지느러미를 닮은 '핀펫' 구조까지 발전했다.
그러나 반도체 크기가 지속적으로 작아지면서(스케일링 다운) 핀펫 구조로도 전류 제어가 쉽지 않게 됐다. 전류 제어 역할을 하는 게이트가 제 역할을 하지 못해 누설 전류가 생기면서 전력 효율이 떨어졌기 때문이다. 여기에 급증하는 데이터를 한 번에, 더욱 빠르게 전달해야 하는 과제도 생겼다.
이에 대안으로 등장한 것이 GAA다. 핀펫은 전류가 흐르는 채널이 3개면이었지만 GAA는 말 그대로 '모든 면에서' 전류가 흐르게 한다. 이를 통해 궁극적으로 반도체 소형화와 함께 고성능화를 구현할 수 있다. 3나노 GAA 공정을 활용하면 7나노 핀펫 대비 칩 면적은 45%, 소비전력의 경우 50% 절감할 수 있다. 성능은 약 35% 향상될 것으로 기대된다.
트랜지스터 역사[편집]
전류와 전압의 증폭, 전기 신호의 켜짐과 꺼짐(스위치) 등 역할을 하는 트랜지스터는 반도체 칩 핵심 구성 요소다. 2년마다 반도체 트랜지스터 집적도가 2배 증가한다는 경험칙인 '무어의 법칙'에 따라 오늘날 반도체 칩 안에는 수십억개의 트랜지스터가 담겨있다.
트랜지스터 구조 가운데 가장 흔한 것은 모스펫(MOSFET)이다. 금속(M) 전극, 산화물(O) 절연막, 반도체(S) 채널로 구성된다. 이 구성 요소로 소스와 드레인 양단 사이에 전류가 흐르는 채널, 이 전류 흐름을 제어하는 게이트를 만든다. 게이트에 전압을 걸어 전류를 증폭시키거나 스위치 역할을 해 이진법 데이터를 생성하는 것이 반도체 원리다. 흔히 '3나노미터 공정'의 3나노미터는 소스와 드레인 간 실제 유효 채널 길이를 뜻한다.
초기 모스펫은 게이트와 채널이 평면으로 맞닿는 구조였다. 평면을 뜻하는 '플레이너(Planar)'다. 반도체 집적도가 향상되면서 트랜지스터는 보다 작아졌다. 트랜지스터 축소에 따라 채널 길이도 짧아졌는데 이 때문에 '단채널' 효과가 발생했다. 게이트가 제대로 전류를 제어할 수 없어 누설 전류가 증가하는 현상이다. 반도체를 작동하는데 필요한 전력이 더 많이 필요해져 효율성이 떨어진다. 잘못 운용된 전류로 반도체 오작동도 발생할 수 있다. 반도체 업계에서 반드시 해결해야할 치명적 위험요소다.
플레이너 구조 한계를 극복하고 새로운 '핀펫 구조'를 처음 상용화한 것이 인텔이다. 인텔은 2011년 지느러미를 뜻하는 '핀(Fin)' 형태로 채널을 구성했다. 게이트와 채널 접합면이 하나였던 플레이너와 달리 핀펫은 접합면이 3개다. 채널이 짧아져 생기는 단채널 현상을 해결, 반도체 동작 전압을 낮추는데 성공했다. 게이트와 채널 접합면도 늘려 반도체 성능 향상의 물꼬를 텄다. 당시 인텔이 상용화한 핀펫은 22나노 공정이었다. 이후 10나노 공정 시대가 올 때까지 인텔이 반도체 패권을 쥔 것은 핀펫 기술을 선점한 것이 주효했다.
삼성전자는 인텔보다 1년 늦은 2012년, 14나노 공정부터 핀펫을 적용했다. 그러나 반도체 초미세화로 핀펫 구조도 벽에 가로막혔다. 트랜지스터가 더욱 작아지면서 소스와 드레인 간 거리가 다시 짧아졌기 때문이다. 단채널 효과 문제가 부활한 것이다. 특히 4나노 공정 이하에서는 핀펫 구조 한계가 명백했다.
반도체 업계 관계자는 "3나노 공정부터는 유효 채널 길이가 너무 짧아져 핀펫 구조로는 게이트가 제대로 성능을 내기 어렵다"면서 "동작 전압을 낮추는데도 한계에 직면했다"고 설명했다. 결국 트랜지스터 동작 전압을 낮출 수 있는 새로운 트랜지스터 구조가 필요해졌다. 바로 GAA 구조다.
GAA는 게이트가 채널을 둘러싸는 형태다. 게이트와 채널 접합면은 4개다. 게이트가 채널을 제어할 수 있는 능력은 한층 커지고 단채널 현상도 개선할 수 있다. 트랜지스터 동작 전압 역시 낮출 수 있다.
반도체 업계에서는 2010년대 중반부터 GAA 필요성을 예고했다.
2015년 김기남 삼성전자 종합기술원 회장(당시 반도체 총괄 사장)은 국제고체회로학회(ISSCC)에서 "14나노, 10나노, 7나노까지 핀펫이 계속 쓰일 것"이라며 "그러나 7나노 밑으로는 GAA 등 트랜지스터 구조를 바꿔야 할 것"이라고 말했다. 삼성전자의 독자적인 GAA 기술인 'MBCFET'은 2017년 명명됐다. 사실상 삼성전자가 수년간 GAA 시대를 대비했다는 의미다.
삼성전자는 회로 선폭 미세화도 세계 최초 3나노를, 트랜지스터 구조도 처음으로 GAA 구조로 전환했다. 2022년 양산에 돌입했지만 안정적인 생산을 위해서는 수율 관리가 필수다.
GAA 트랜지스터의 구조[편집]
트랜지스터는 게이트(Gate)에 전압이 가해지면 채널(Channel)을 통해 소스(Source)와 드레인(Drain)으로 전류가 흐르면서 동작하게 된다. 기존에 사용하던 평판(Planar) 트랜지스터는 게이트와 채널이 하나의 면으로 맞닿아 있는 평면(2D)구조로 트랜지스터의 크기를 줄이다 보면 소스와 드레인 간 거리가 가까워져 게이트가 제 역할을 못하고 누설전류가 생기는 단채널(Short Channel) 현상이 발생하는 등 동작 전압을 낮추는 데 한계가 있었다.
이를 개선하기 위해 입체(3D) 구조의 공정기술이 개발되었는데 이를 핀펫(FinFET)이라고 한다. 구조가 물고기 지느러미(Fin) 모양을 닮았다고 해서 핀 트랜지스터라고 부르는데요. 게이트와 채널 간 접하는 면이 넓을수록 효율이 높아진다는 점에서 착안해 게이트와 채널이 3면에서 맞닿는 3차원 구조로 접점 면적을 키워 반도체 성능을 향상시켰습니다.
GAA 트랜지스터는 나노시트(nanosheet) 또는 나노와이어(nanowire)라는 얇고 긴 채널이 특징이다. 이 채널은 게이트 전극에 의해 사방에서 감싸여 있다. 이러한 구조는 다음과 같은 이점을 제공한다.
- 효율적인 전류 제어: 게이트가 채널을 완전히 둘러싸기 때문에 전류 제어가 보다 효율적이다. 이는 누설 전류를 줄이고, 전력 효율을 높이는 데 도움이 된다.
- 소형화 가능성: 기존의 FinFET과 비교하여 더 작은 크기의 채널을 사용하므로, 반도체 소자의 소형화에 적합하다.
- 고성능: 여러 개의 나노와이어 또는 나노시트를 쌓아올려 성능을 극대화할 수 있으며, FinFET보다 더 높은 밀도의 소자를 구현할 수 있다.
.jpg)
GAA 트랜지스터의 발전과 응용[편집]
GAA 트랜지스터는 특히 5nm 이하 공정에서 FinFET를 대체할 가능성이 크다. FinFET는 특정 공정 크기 이하에서 누설 전류와 성능의 제한을 극복하는 데 한계가 있었지만, GAA는 이를 극복할 수 있는 구조로 평가받고 있다.
반도체 업계의 주요 기업인 삼성전자와 TSMC는 GAA 기술을 도입하여 차세대 공정을 준비하고 있다. 예를 들어, 삼성전자는 'MBCFET™' (Multi-Bridge Channel Field-Effect Transistor)이라는 이름으로 GAA 트랜지스터를 개발하여, 나노시트 채널을 이용해 기존의 FinFET 공정보다 높은 성능을 구현하고 있다.
TSMC는 3nm 공정에 GAA 기술을 적용하지 않기로 했다.
- 삼성전자만의 독자적 기술 MBCFET™
삼성전자는 이미 2018년 '삼성 파운드리 포럼'을 통해 GAA(Gate-All-Around)를 차세대 3나노 공정에 도입하겠다고 소개했다.
2019년 5월에 진행된 '삼성 파운드리 포럼 2019'에서는 기존 GAA 구조를 한층 더 발전시킨 기술을 보여주었는데 단면의 지름이 1나노미터 정도로 얇은 와이어(Wire) 형태의 채널의 경우 충분한 전류를 얻기가 힘든 점을 개선한 것으로, 종이처럼 얇고 긴 모양의 나노시트(Nano Sheet)를 여러 장 적층해 성능과 전력효율을 높인 독자적인 기술 MBCFET™(Multi Bridge Channel FET)이다.
MBCFET™ 공정은 최신 7나노 핀펫 트랜지스터보다도 차지하는 공간을 45% 가량 줄일 수 있으며, 약 50%의 소비전력 절감과 약 35%의 성능 개선 효과가 있을 것으로 기대된다. 뿐만 아니라 나노시트 너비를 특성에 맞게 조절할 수 있어 높은 설계 유연성을 갖고 있으며, 핀펫 공정과도 호환성이 높아 기존 설비와 제조 기술을 활용할 수 있다는 장점도 있다.
삼성전자는 2022년 6월 세계 최초로 GAA를 3나노 공정에 도입했으며 2나노 공정 개발도 진행 중이다.
삼성전자는 차세대 트랜지스터 구조인 '게이트올어라운드(GAA)'를 적용한 2나노 반도체 공정을 2025년부터 양산한다. TSMC와 인텔보다 1년여 늦은 일정이지만, 3나노 공정에 우선 적용해 얻은 양산 기술을 활용해 수율을 확보한다는 전략이다.
삼성전자는 온라인으로 개최한 '삼성 파운드리 포럼 2021'에서 2025년 GAA 기반 2나노 공정 양산을 시작할 것이라고 밝혔다. 앞서 2022년 상반기 3나노 공정에 GAA 기술을 최초 도입하고, 2세대 GAA 기반 3나노 공정은 2023년부터 양산한다.
삼성전자의 2나노 공정 양산 일정은 TSMC와 인텔보다 1년여 뒤진다. 하지만 TSMC와 인텔은 2나노 공정에 처음 GAA를 도입할 예정이어서 기술 안정성과 수율에서는 삼성전자가 우위를 차지할 수 있다. 2나노 공정에 도입할 GAA는 3세대 기술이다. 삼성전자는 3나노 공정도 안정적 생산 수율을 확보하며 양산을 위한 준비가 이뤄지고 있다고 밝혔다.
동영상[편집]
참고자료[편집]
- "GAA", 《한경 경제용어사전》
- 〈차세대 반도체를 위한 차세대 공정, ‘GAA 구조’ 트랜지스터〉, 《삼성전자 반도체 뉴스룸》, 2019-11-20
- 권동준 기자, 〈https://www.etnews.com/20210701000302〉, 《전자신문》, 2021-07-01
- 권동준 기자, 〈삼성, 2025년 2나노 반도체 양산...3세대 GAA 적용〉, 《전자신문》, 2021-10-07
- 권동준 기자, 〈<3나노 GAA 시대>핀펫 시대 종언…트랜지스터 패러다임 바꿨다〉, 《사이트명》, 2022-06-30
- 황정수 기자, 〈TSMC 잡을 삼성 최첨단 기술…'3nm GAA' 공정의 숨은 공신 <실리콘밸리 나우>]〉, 《한국경제》, 2021-07-12
- 조재영 기자, 〈삼성전자, GAA 기반 3나노 공정 양산 내주 발표할 듯…'세계 최초'〉, 《연합뉴스》, 2022-06-22
- 장경윤 기자, 〈삼성 첨단 파운드리의 자존심 '3nm GAA' 상용칩 실체 첫 확인〉, 《지디넷코리아》, 2023-07-20
같이 보기[편집]
